Macros
#define	ADN4604_CFG_OUT_0 0 /* TCLKD_OUT */

#define	ADN4604_CFG_OUT_1 0 /* TCLKC_OUT */

#define	ADN4604_CFG_OUT_2 0 /* TCLKA_OUT */

#define	ADN4604_CFG_OUT_3 0 /* TCLKB_OUT */

#define	ADN4604_CFG_OUT_4 13 /* FPGA_CCLK */

#define	ADN4604_CFG_OUT_5 8 /* FP2_CLK2 */

#define	ADN4604_CFG_OUT_6 5 /* LINK01_CLK */

#define	ADN4604_CFG_OUT_7 15 /* FP2_CLK1 */

#define	ADN4604_CFG_OUT_8 8 /* PCIE_CLK1 */

#define	ADN4604_CFG_OUT_9 5 /* LINK23_CLK */

#define	ADN4604_CFG_OUT_10 5 /* FIN1_CLK3 */

#define	ADN4604_CFG_OUT_11 5 /* FIN1_CLK2 */

#define	ADN4604_CFG_OUT_12 14 /* RTM_SYNC_CLK */

#define	ADN4604_CFG_OUT_13 5 /* OP15C (Aux U-Fl connector) */

#define	ADN4604_CFG_OUT_14 5 /* FIN2_CLK2 */

#define	ADN4604_CFG_OUT_15 5 /* FIN2_CLK3 */

#define	ADN4604_EN_OUT_0 0 /* TCLKD_OUT */

#define	ADN4604_EN_OUT_1 0 /* TCLKC_OUT */

#define	ADN4604_EN_OUT_2 0 /* TCLKA_OUT */

#define	ADN4604_EN_OUT_3 0 /* TCLKB_OUT */

#define	ADN4604_EN_OUT_4 1 /* FPGA_CCLK */

#define	ADN4604_EN_OUT_5 0 /* FP2_CLK2 */

#define	ADN4604_EN_OUT_6 1 /* LINK01_CLK */

#define	ADN4604_EN_OUT_7 1 /* FP2_CLK1 */

#define	ADN4604_EN_OUT_8 1 /* PCIE_CLK1 */

#define	ADN4604_EN_OUT_9 0 /* LINK23_CLK */

#define	ADN4604_EN_OUT_10 1 /* FIN1_CLK3 */

#define	ADN4604_EN_OUT_11 1 /* FIN1_CLK2 */

#define	ADN4604_EN_OUT_12 0 /* RTM_SYNC_CLK */

#define	ADN4604_EN_OUT_13 1 /* OP15C (Aux U-Fl connector) */

#define	ADN4604_EN_OUT_14 1 /* FIN2_CLK2 */

#define	ADN4604_EN_OUT_15 1 /* FIN2_CLK3 */

Macro Definition Documentation

◆ ADN4604_CFG_OUT_0

#define ADN4604_CFG_OUT_0 0 /* TCLKD_OUT */

◆ ADN4604_CFG_OUT_1

#define ADN4604_CFG_OUT_1 0 /* TCLKC_OUT */

◆ ADN4604_CFG_OUT_10

#define ADN4604_CFG_OUT_10 5 /* FIN1_CLK3 */

◆ ADN4604_CFG_OUT_11

#define ADN4604_CFG_OUT_11 5 /* FIN1_CLK2 */

◆ ADN4604_CFG_OUT_12

#define ADN4604_CFG_OUT_12 14 /* RTM_SYNC_CLK */

◆ ADN4604_CFG_OUT_13

#define ADN4604_CFG_OUT_13 5 /* OP15C (Aux U-Fl connector) */

◆ ADN4604_CFG_OUT_14

#define ADN4604_CFG_OUT_14 5 /* FIN2_CLK2 */

◆ ADN4604_CFG_OUT_15

#define ADN4604_CFG_OUT_15 5 /* FIN2_CLK3 */

◆ ADN4604_CFG_OUT_2

#define ADN4604_CFG_OUT_2 0 /* TCLKA_OUT */

◆ ADN4604_CFG_OUT_3

#define ADN4604_CFG_OUT_3 0 /* TCLKB_OUT */

◆ ADN4604_CFG_OUT_4

#define ADN4604_CFG_OUT_4 13 /* FPGA_CCLK */

◆ ADN4604_CFG_OUT_5

#define ADN4604_CFG_OUT_5 8 /* FP2_CLK2 */

◆ ADN4604_CFG_OUT_6

#define ADN4604_CFG_OUT_6 5 /* LINK01_CLK */

◆ ADN4604_CFG_OUT_7

#define ADN4604_CFG_OUT_7 15 /* FP2_CLK1 */

◆ ADN4604_CFG_OUT_8

#define ADN4604_CFG_OUT_8 8 /* PCIE_CLK1 */

◆ ADN4604_CFG_OUT_9

#define ADN4604_CFG_OUT_9 5 /* LINK23_CLK */

◆ ADN4604_EN_OUT_0

#define ADN4604_EN_OUT_0 0 /* TCLKD_OUT */

◆ ADN4604_EN_OUT_1

#define ADN4604_EN_OUT_1 0 /* TCLKC_OUT */

◆ ADN4604_EN_OUT_10

#define ADN4604_EN_OUT_10 1 /* FIN1_CLK3 */

◆ ADN4604_EN_OUT_11

#define ADN4604_EN_OUT_11 1 /* FIN1_CLK2 */

◆ ADN4604_EN_OUT_12

#define ADN4604_EN_OUT_12 0 /* RTM_SYNC_CLK */

◆ ADN4604_EN_OUT_13

#define ADN4604_EN_OUT_13 1 /* OP15C (Aux U-Fl connector) */

◆ ADN4604_EN_OUT_14

#define ADN4604_EN_OUT_14 1 /* FIN2_CLK2 */

◆ ADN4604_EN_OUT_15

#define ADN4604_EN_OUT_15 1 /* FIN2_CLK3 */

◆ ADN4604_EN_OUT_2

#define ADN4604_EN_OUT_2 0 /* TCLKA_OUT */

◆ ADN4604_EN_OUT_3

#define ADN4604_EN_OUT_3 0 /* TCLKB_OUT */

◆ ADN4604_EN_OUT_4

#define ADN4604_EN_OUT_4 1 /* FPGA_CCLK */

◆ ADN4604_EN_OUT_5

#define ADN4604_EN_OUT_5 0 /* FP2_CLK2 */

◆ ADN4604_EN_OUT_6

#define ADN4604_EN_OUT_6 1 /* LINK01_CLK */

◆ ADN4604_EN_OUT_7

#define ADN4604_EN_OUT_7 1 /* FP2_CLK1 */

◆ ADN4604_EN_OUT_8

#define ADN4604_EN_OUT_8 1 /* PCIE_CLK1 */

◆ ADN4604_EN_OUT_9

#define ADN4604_EN_OUT_9 0 /* LINK23_CLK */

Macros